Инженер-разработчик ПЛИС (RTL/FPGA)

«Райтек» - российская технологическая компания, объединяющая направления разработки и fabless-производства оборудования радиодоступа, систем на основе Software Defined Radio, алгоритмов цифровой обработки сигналов, и их реализацией в законченные продукты.

Кроме того, мы ведем большой проект в области аддитивных технологий, где накопленный опыт в области передачи и обработки информации, дополненный компетенциями в машинном обучении и компьютерном зрении, позволил компании занять прочные позиции в одном из ключевых направлений Индустрии 4.0. 

Сейчас мы в поиске Инженера-разработчика ПЛИС в команду разработки систем 3D печати и радиооборудования.

• Знание SystemVerilog/Verilog и владение Vivado
• Опыт работы с ПЛИС
• Хорошее знание ЦОС (или желание хорошенько его изучить)
• Представление о make, shell, tcl (нужно для настройки CI/CD)
• Быть знакомым с принципом работы Git
• Базовое знание Python (моделирование и симуляция)

Дополнительные желательные навыки:

• Опыт работы с АЦП, ЦАП, трансиверами
• Опыт разработки Систем на Кристалле (Xilinx Zynq 7000, Ultrascale+)
• Знание Linux, архитектуры его ядра и азов системной разработки

• Работа в технически сильной команде
• Комфортный офис в шаговой доступности (10 минут) от м. Полежаевская и м. Хорошевская
• Оформление по ТК РФ
• Гибкий старт начала рабочего дня
• Дружный коллектив, который в основном состоит из аспирантов и молодых инженеров из МГУ, МФТИ, ВШЭ и Бауманки
• Вкусный кофе, печенье и фрукты

Чем предстоит заниматься:

• Моделирование DSP алгоритмов и реализация их на ПЛИС (Xilinx)
• Реализация протоколов обмена с другими микросхемами/устройствам (Ethernet, CPRI, PCIe, LVDS и др.)
• Разработка на SystemVerilog/Verilog