Инженер-разработчик ПЛИС (FPGA, VHDL / Verilog)

Научно-технический центр "Радуга" – телекоммуникационная компания, создающая программные и программно-аппаратные комплексы анализа и обработки сигналов. На протяжении 20 лет мы успешно ведем научно-исследовательские и опытно-конструкторские работы.

Компания аккредитована и находится в реестре организаций, осуществляющих деятельность в области информационных технологий.

В связи с увеличением объема выполняемых работ и расширением штата мы приглашаем в нашу команду студентов и выпускников технических вузов на должность Инженера-разработчика ПЛИС (FPGA, VHDL / Verilog). 

Что нужно будет делать:

• Реализовывать алгоритмы в ПЛИС;
• Моделировать реализованные в ПЛИС структуры и алгоритмы;
• Тестировать реализованные алгоритмы на испытательных стендах с помощью инженерных средств;
• Вести техническую документацию о проекте.

Что ждем от кандидатов:

• Высшее техническое образование (студент, дипломированный специалист, магистр);
• Опыт в создании проектов на ПЛИС;
• Знание минимум одного языка описания аппаратуры (VHDL предпочтительнее);
• Знание цифровой схемотехники и понимание принципов построения цифровых систем связи;
• Технический английский (чтение документации);
• Желателен опыт работы с Git;
• Обучаемость, аккуратность, умение доводить дело до конца;
• Пунктуальность;
• Умение планировать свое рабочее время и соблюдать график выполнения работ;
• Умение работать в команде.

• Оформление по ТК РФ;
• График работы 5/2, 8-ми часовой рабочий день (для студентов возможна частичная занятость - от 20 часов в неделю);
• Испытательный срок от 1 до 2 месяцев;
• ДМС;
• Дружелюбный коллектив, состоящий в основном из выпускников МГУ, МФТИ, МЭИ, МГТУ им. Баумана и других ведущих вузов;
• Рост под руководством опытных кураторов.