RTL Design Engineer (ASIC)

Местоположение и тип занятости

Полный рабочий деньМожно удаленно

Компания

Будущее в наших руках

Описание вакансии

Условия работы

О компании

YADRO Microprocessors — вендор микропроцессоров собственного дизайна и разработки с fabless моделью. Мы одни из немногих в мире, и первые в России интегрируем процессорные ядра RISC-V в системах-на-кристалле (SoC) для серверов, систем хранения данных, планшетов. Планируемые продукты будут массово доступными, с поддержкой разработчиков вычислительной техники и программного обеспечения, всем необходимым набором программных и аппаратных средств разработки и отладки. Технологический процесс 12нм и 7 нм.

Направление создано в рамках группы компаний YADRO на базе технологического партнерства лидера отечественного рынка вычислительной техники компании YADRO и одного из лидеров мирового рынка полупроводникового IP и соучредителя консорциума RISC-V — компании Syntacore. В нашем дизайн-центре работает несколько десятков специалистов по направлениям RTL, верификация, физический дизайн, DFT, HW QA/post-silicon, разработка низкоуровневого ПО.

Чем предстоит заниматься:

  • Разработка и интеграция IP-модулей собственной разработки
  • Оценка требований к пропускной способности шины данных и памяти (также и latency) со стороны интегрируемых блоков;
  • Подготовка необходимых вспомогательных блоков, таких как AXI Data Width Converter, AXI CDC bridge, APB CDC Bridge;
  • Подготовка перечня необходимых блоков памятей, их генерация и разработка wrappers для них;
  • Взаимодействие с командой верификации при разработке интеграционных или нагрузочных тестов и в процессе прототипирования
  • Отладка возникающих проблем при моделировании сопровождаемой подсистемы на всех этапах имплементации, начиная от RTL до GDSII-netlist
  • Изучение документации и сопровождающих скриптов и передача рекомендации команде Backend и архитектору проекта
  • Анализ результатов синтеза, оптимизация критических путей и устранение найденных ошибок и предупреждений

Что мы ожидаем от будущего члена команды:

  • Опыт разработки RTL для ASIC от 3 лет;
  • Отличное знание Verilog/System Verilog;
  • Опыт использования RTL симулятора от 3 лет (любой вендор);
  • Знакомство с архитектурой современных процессоров, знание современных SoC интерфейсов (ACE, AXI);
  • Владение скриптовыми языками (perl/python/tcl/shell scripting)
  • Уверенный пользователь Linux;
  • Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы;
  • Опыт работы с системами контроля версий.

Дополнительно приветствуем:

  • Знакомство с make и скриптовыми языками (perl/python/tcl/shell);
  • Опыт программирования на C/asm;
  • Опыт работы с ПЛИС от Altera и/или Xilinx и соответствующим программным обеспечением;
  • Опыт с системами Continuous Integration

Будем рады Вам предложить:

  • Стать частью мирового процесса трансформации микроэлектроники и создавать новейшие серверные SoC с RISC-V ядрами на борту;
  • Гибридный формат работы: рабочее место в комфортном лофт-офисе на территории БЦ «Трёхгорная мануфактура» в 10-15 минутах от ст. метро Краснопресненская/Баррикадная/Улица 1905 года + удалённая работа из дома на корпоративном ноутбуке;
  • Возможность удалённой работы, если Вы находитесь в другом городе.
  • Возможность выбрать удобные начало и окончание рабочего дня;
  • Конкурентный уровень заработной платы (готовы по достоинству оценить ваши знания и опыт) + премирование по результатам работы;
  • Обучение/сертификация за счет компании (в соответствии с согласованным планом);
  • Возможность расти горизонтально и вертикально, а также в зависимости от результатов и интересов перемещаться между проектами и командами;
  • Оформление по ТК РФ с первого дня работы; ДМС с первого дня;
  • Реферальная программа.