Ведущий инженер

Требования:

• Ведение проекта от разработки архитектуры на rtl до запуска на фабрику по маршруту Cadence.
  
• Знание архитектуры микроконтроллеров ARM, RISC-V. 
• Проектирование IP блоков и микроконтроллеров с интерфейсами AHB, AXI, PCI-E, USB, DDR, Ethernet. 
• Программирование на языках Verilog, System Verilog, C++. 
• Уверенный пользователь Linux. 
• Умение разрабатывать скрипты для gcc и запуска тестбенчей, sdc констрейнтов.
• Подготовка исходных данных для написания ТУ, разработка ТЗ на топологию интегральных микросхем, на демонстрационно-отладочные платы, написание спецификаций на микросхемы.
• Знание САПР Cadence: xcelium, genus, conformal, ccd, hal.
  Умение работать с FPGA Xilinx.
• Понимание работы dft тестов: scan, atpg, opcg

• медицинская страховка;
• бесплатные обеды для сотрудников компании.