RTL verification engineer

Syntacore – лидирующий разработчик процессорных технологий и ПО на базе открытого стандарта RISC-V с основными R&D офисами в России.

Наши клиенты и партнеры - значимые компании из США, Азии, Европы и России, создающие вычислительные платформы, системы обработки и хранения данных, персональные и «умные» устройства, включая высокопроизводительные многоядерные гетерогенные системы со сложной специализацией и расширениями системы команд, произведенные по нормам до 5нм.

Чем предстоит заниматься:

• Функциональной верификацией IP модулей
• Участвовать в создании системы регрессионного тестирования IP

Рассматриваем кандидатов от Middle до Principal уровня.

Что мы ожидаем от будущего члена команды:

• Опыт верификации и/или разработки RTL от 3 лет
• Знакомство с архитектурой 1+ современного процессора
• Уверенный пользователь RTL симулятора (any vendor)
• Хорошее знание Verilog/SystemVerilog
• Владение скриптовыми языками (perl/python/tcl/shell scripting)
• Уверенный пользователь Linux
• Знание английского языка на уровне чтения технической документации и умения вести переписку на технические темы

Будем рады предложить вам:

• Оформление по ТК РФ, медицинскую страховку, оплачиваемый отпуск и больничный
• Гибкий рабочий график, возможность выбрать удаленную работу или гибридный режим
• Программы обучения, развития сотрудников и поддержки инноваций, возможности публикаций и поездок на международные конференции

Дополнительно приветствуем:

• Опыт программирования на ASM, С
• Опыт с системами Continuous Integration
• Знакомство с OVM/UVM
• Знакомство с современными SoC интерфейсами (AXI, AHB, OCP)