Разработчик систем цифровой обработки сигналов на ПЛИС

Должностные обязанности:

- Цифровая обработка сигналов на базе ПЛИС (FPGA)

- Разработка новых и перенос существующих алгоритмов из Matlab/С/С++ на архитектуру ПЛИС

- Участие в разработке аппаратно-программных комплексов для систем радио мониторинга, радиолокации, имитации сигналов

- Разработка дизайна для ПЛИС Xilinx Kintex 7, Ultrascale, SOC Zynq Ultrascale+ с использованием System Verilog, Verilog и VHDL

- Работа с высокоскоростными микросхемами АЦП и ЦАП, интерфейсами SRIO, PCIe, JESD204, DDR4, Ethernet и др.

- Разработка с использованием современных методологий разработки: трекер задач, билд-сервер, автоматический прогон тестов, гит.

- Написание тестбенчей и документации к своим разработкам

- Развитие и рефакторинг уже написанных модулей

Требования к профессиональным знаниям кандидата:

- Опыт разработки под ПЛИС Xilinx в среде Vivado

- Знание языков описания аппаратуры: SystemVerilog, VHDL

- Опыт работы с высокоскоростными АЦП и ЦАП

- Опыт оптимизации по таймингам

- Опыт верификации (псевдослучайные тестовые воздействия, написание эталонных моделей алгоритмов на языке Matlab, симуляция в QuestaSim)

Дополнительным плюсом будет:

- Знание C/C++, опыт работы в Linux и SOC Zynq, написание скриптов на TCL.

- Знание алгоритмов цифровой обработки сигналов (фильтрация (дециматоры, интерполяторы, дробные ресамплеры), бпф, гребёнки фильтров, корреляторы, обнаружители сигналов (CFAR и др), смесители, параллельная обработка сигналов (частота дискретизации выше клока обработки), обработка в плавающей точке и др.)

Условия работы:

- Возможность гибкого графика (с 9-11 до 18-20)

- Оформление по ТК РФ с первого дня работы

- Зарплата "белая" - обсуждается по итогам собеседования

- Поощрения после успешных сдач работ

- 13-я заработная плата по итогам года

- Испытательный срок 1-3 месяца

- Интересные задачи

- Быстрое внедрение и воплощение Ваших идей

- Дружный и надежный коллектив

- Кандидатам из других городов РФ можем помочь с переездом